CA168首页 > 自动化信息 > 企业信息 > 信息详情

 西门子EDA三大支柱,加速中国半导体制造

发布日期:2024-06-06 来源:西门子作者:网络

  新冠疫情、贸易战、ChatGPT引爆AI、可持续发展,在当今瞬息万变的世界中,半导体技术始终扮演着至关重要的角色。2021年全球半导体产值大约为5900亿美元,根据麦肯锡咨询公司的数据预测,到2030年,半导体市场规模将增长至1万亿美元,年复合增长率约为7.5%。这一增长将主要由汽车电子、计算和数据中心以及无线通信三大领域驱动。

  而面对汽车中的ISO26262、航空航天中的DO-254、医疗等在工业的需求和标准之下,半导体企业唯有坚持高质量、高可靠性、高良率的原则,才能造就一门好生意!

  半导体制造的三大关键因素:

  高质量、低成本和差异化

  过去数十年来,摩尔定律一直推动着芯片技术的飞速发展。以苹果手机的A系列芯片为例,从2013年的A7处理器到2023年的A17处理器,单核CPU跑分性能提升了十倍以上。未来可能还会不断提升,然而,随着芯片性能的不断提升,半导体制造也面临着越来越严峻的挑战。

  发展更先进工艺伴随更巨大的投资,一直以来都是半导体产业链发展无法回避的现实问题。根据IBS的数据,2017年全球半导体制造的成本为837.4亿美元,预计2023年将达到1467亿美元。半导体制造成本的不断增长,给整个产业链带来了巨大的压力。

  随着人工智能、大数据等技术的应用普及,对芯片性能和带宽的要求也越来越高。在摩尔定律逐渐放缓的背景下,半导体行业正面临着新的变革和挑战。各方都在积极寻求差异化发展之路,以应对日益严峻的成本和技术挑战。3DIC技术正成为未来半导体制造的主流趋势之一。

  在这样的行业大背景下,中国半导体制造产业正面临着新的变革和挑战。如何实现高质量、低成本和差异化发展,成为行业亟待解决的关键问题。

  西门子EDA的三大支柱

  西门子作为全球领先的科技公司之一,致力于为半导体制造产业提供创新的解决方案。在5月22日召开的CICD 2024大会上,西门子EDA全球副总裁兼中国区总经理凌琳先生分享了西门子EDA的三大支柱,旨在助力中国半导体制造实现高质量、低成本和差异化发展。
  

  西门子EDA全球副总裁兼中国区总经理 凌琳

  1

  西门子EDA的Calibre是一个强大的平台。凌琳将Calibre誉为“芯片高质量生产最好的诠释”,是time-to-market的坚实保障。

  Calibre中包含有DRC(设计规则检查)、LVS(布局与电路原理图一致性检查)、YE(良率提升)/PERC(可靠性验证)、OPC/OPCV(光学邻近修正/验证)、MPC/MDP(掩模工艺修正/掩模数据准备)多个解决方案,可以用于从芯片设计 到OPC(光学邻近修正)和光罩(Mask)全流程。从设计验证到掩模数据准备,再到晶圆制造的各个阶段,西门子Calibre平台在半导体设计和制造流程中提供了全面解决方案。

  凌琳在会上说明了如何通过OPC和双重图案化技术来提高半导体制造中的图案分辨率,从而实现更精细、更高质量的芯片设计和制造。他还提到了曲线掩模是面向高级工艺节点的一种计算光刻范式转换。多波束掩模写入技术是实现曲线掩模制造的关键技术之一,能够助力实现无运行时间/成本惩罚的曲线掩模制造。曲线掩模能够有效改善晶圆光刻的性能,例如提高晶圆光刻 PW(低PV频带),显著改善相对于 nmOPC的EPE分布。与传统的分段式线性数据表示相比,曲线掩模能够将文件大小减少2-4倍。

  西门子的Calibre SONR和Calibre Fab Insights这两个平台,能从门级、工艺、芯片级和硬件等不同数据源获取信息,通过强大的分析引擎进行处理。其中,Calibre SONR侧重于设计分析与热点预防,而Calibre Fab Insights则专注于晶圆工艺优化。未来,这些平台将通过连接本地和全球的数据环境,实现更优化的工艺流程,提升整体制造效率和质量。

  随着工艺变得精细,ESD,EOS等相关的可靠性问题也变得显著,需要更复杂的签核规则确保成功。Calibre PERC是一个黄金签核平台,可以处理此类广泛可靠性问题。Calibre PERC提供的验证超越了传统的设计规则检查(DRC)、布局与电路图一致性检查(LVS)、电气规则检查(ERC)和寄生参数提取(PEX)。它能够基于规则的方法,与晶圆厂技术文件完全对齐,并提供全面支持。

  2

  在降低成本方面,西门子EDA的Tessent TestKompress则是可控成本的解决良药。随着IC晶体管数量的增加,尽管每个晶体管的收入在下降,但是行业到了2001年的时候,由于晶圆的复杂化提升,测试成本开始居高不下。彼时,还是Mentor Graphics的科学家们,发明了TestKompress测试压缩技术,可以将测试数量压缩至1000多倍,大大降低测试成本。从下图中可以看到,自2021年TestKompress压缩技术的引用之后,整体测试成本得到了有效控制。

 

  3

  在3DIC领域,西门子具备端到端完整的3DIC设计和验证流程,从微架构分区到规划设计、电气分析、测试以及可靠性评估,全面覆盖了设计过程的各个关键环节,助力客户充分释放3DIC技术的潜力,实现差异化竞争优势。

  总结

  综上,可以看出,在半导体领域,西门子EDA贯穿整个芯片设计制造流程,提供从软件定义系统的初步设计到3DIC制造的一站式解决方案,并延伸至智能制造和生命周期管理领域。凭借其全面的解决方案,西门子EDA将赋能中国半导体制造实现高质量、低成本和差异化发展。
[信息搜索] [] [告诉好友] [打印本文] [关闭窗口] [返回顶部]
0条 [查看全部]  网友评论

视觉焦点